Ηλεκτρονική Διάθεση Μαθήματος
Μαθησιακά Αποτελέσματα
1. Κατανόηση της ανάγκης ύπαρξης των προγραμματιζόμενων κυκλωμάτων ASIC στη βιομηχανία (που σχεδιάζονται με μηδενικό κόστος και ανασχεδιάζονται μέχρις ότου τελειοποιηθεί η σχεδίαση), σε αντιστάθμιση με τα VLSI-ASIC ολοκληρωμένα κυκλώματα, που έχουν τεράστιο κόστος σχεδίασης και επιφέρουν το ρίσκο της απώλειας του από το παραμικρό λάθος (3 εκατομ. δολλάρια ανά σχεδίαση).
2. Κατανόηση των αρχιτεκτονικών των προγραμματιζόμενων κυκλώμάτων και της διαχρονικής εξέλιξης τους, από το 1980 έως και σήμερα.
3. Εκμάθηση της σύνταξης και χρήσης των γλωσσών περιγραφής υλικού VHDL και VERILOG. Η κατανόηση του αδιεξόδου της σχεδίασης μεγάλων διατάξεων (των εκατοντάδων εκατομμυρίων πυλών και FF), μέσω των απαρχαιωμένων πια μεθόδων "με το χερι" ή και με τα λογισμικά τύπου SPICE.
4. Εκμάθηση της έμπρακτης χρήσης του λογισμικού XILINX-ISE και η σχεδίαση μιας παραδειγματικής ψηφιακής διάταξης. Eισαγωγή κώδικά διaμόρφωσης μέσα στο FPGA, μέσω του κυκλώματος IEEE JTAG 11.49.x.
5. Κατανόηση της μεθόδου σχεδίασης των FPGA βάσει μοντέλου, με τη χρήση του λογισμικού MATLAB-SIMULINK.
Περιεχόμενο Μαθήματος
● Κλασικά κυκλώματα, Generic ASIC, PAL, GAL, PLA, EPLD, APPEX, FLEX και MAX. Παράδειγμα, σηματοδότηση διασταύρωσης με ένα κύκλωμα PAL. Κυκλωματική Μήτρα Πολλαπλών Διασυνδέσεων. To αδιέξοδο της περεταίρω μεγέθυνσης των κυκλωμάτων PAL και EPLD ● Κυκλώματα CPLD, λογισμικό για τον προγραμματισμό τους ● Κυκλώματα FPGA, κατηγορίες και αρχιτεκτονικές, οικογένειες ALTERA και XILINX, κυκλώματα LUT και CLB, προγραμματιζόμενες διασυνδέσεις. Το πρότυπο IEEE JTAG 11.49.x για τον προγραμματισμό και δοκιμές (testing). Πολυστρωματικά και 3-D κυκλώματα FPGA στα 24 nm ● Γλώσσες περιγραφής υλικού (Hardware Description Languages). Γλώσσα VHDL και Verilog. Παράδειγμα. Δημιουργία κώδικα VHDL απλού και MIPS μικροεπεξεργαστή ● Λογισμικά. XILINX-ISE και ALTERA-Quartus. Στάδια σχεδίασης, προσομοίωσης, δοκιμών (testing) και επαλήθευσης (verification). ● Σχεδίαση FPGA βάσει μοντέλου (model based design) από περιβάλλον Matlab-Simulink. ● Παραδείγματα.
Λέξεις Κλειδιά
Κυκλώματα Generic ASIC, PAL, GAL, PLA, EPLD, APPEX, FLEX, MAX, CPLD και FPGA, αρχιτεκτονικές ALTERA και XILINX, τεχνολογίες 2D και 3D-FPGA, το πρότυπο IEEE JTAG 11.49.x, γλώσσες περιγραφής υλικού VHDL και VERILOG, λογισμικό XILINX-ISE, σχεδίαση FPGA βάσει μοντέλου με τη χρήση των MATLAB και SIMULINK.
Περιγραφή
1. Χρησιμοποιείται το λογισμικό e-THMMY ηλεκτρονικής υποστήριξης μαθημάτων, στο οποίο το κάθε μαθημα του τμήματος περιέχει τον δικό του, ανεξάρτητο ιστο-χώρο.
2. Αναρτούνται ανακοινώσεις προς φοιτητές, πρόσθετες σημειώσεις, διαφάνειες, ασκήσεις και βαθμολόγια εξετάσεων. Επίσης, αναρτούνται αρχεία .pdf με συνδέσμους προς βίντεο διαλέξεις σε άλλα ΑΕΙ του εξωτερικού όπως και στο YouTube.
3. Λειτουργεί επικοινωνία με τους φοιτητές μέσω e-mail, που εξυπηρετεί τους φοιτητές για θέματα σχετικά με την εκπαιδευτική διαδικασία.
Περιγραφή
1. Ο φοιτητής υποχρεούται να περατώσει (εντός μικρής ομάδας των 3 ατόμων) μια εκτεταμένη εργαστηριακή άσκηση σχεδίασης, αφορούσα τη σχεδίαση μικρού ψηφιακού κυκλώματος (περίπου 500 πυλών / FF) μέσα σε ένα κύκλωμα FPGA, με τελικό αποτέλεσμα NAI / OXI.
2. Αν το αποτέλεσμα είναι ΝΑΙ, τότε επιτρέπεται στον φοιτητή να συμμετάσχει στη διαδικασία εξέτασής του στο μάθημα.
3. Είναι 2 οι μορφές του αξιολογητικού υλικού του μαθήματος για τον τελικό βαθμό :
-(α). η γραπτή εξέταση, με μέγιστο βαθμό 7.5 (επτά και 1/2).
-(β). η εργασία μαθήματος, που διεκπεραιώνεται σε όμάδα των 3 φοιτητών, με μέγιστο βαθμό 7 (επτά). Η εν λόγω εργασία είναι απαλλακτική της γραπτής εξέτασης.
4. Για τον τελικό βαθμό άριστα (10.0) του μαθήματος, ο φοιτητής πρέπει να περατώσει στο μέγιστο και τις δύο μορφές, (α) και (β).
Επιπρόσθετη βιβλιογραφία για μελέτη
● Ashenden, "Digital Design: An Embedded Systems Approach Using Verilog", Morgan Kaufmann 2007, 584 pages, ISBN-10: 0123695279.
● Vahid, "Digital Design with RTL Design, VHDL, and Verilog", Wiley, 2010, 592 pages, ISBN-10: 0470531088.