Προγραμματιζόμενα Κυκλώματα FPGA-ASIC

Πληροφορίες Μαθήματος
ΤίτλοςΠρογραμματιζόμενα Κυκλώματα FPGA-ASIC / Programmable FPGA-ASIC Devices
Κωδικός083
ΣχολήΠολυτεχνική
ΤμήμαΗλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών
Κύκλος / Επίπεδο1ος / Προπτυχιακό
Περίοδος ΔιδασκαλίαςΕαρινή
Υπεύθυνος/ηΑλκιβιάδης Χατζόπουλος
ΚοινόΌχι
ΚατάστασηΕνεργό
Course ID600001036

Πρόγραμμα Σπουδών: Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Εγγεγραμμένοι φοιτητές: 17
ΚατεύθυνσηΤύπος ΠαρακολούθησηςΕξάμηνοΈτοςECTS
ΗΛΕΚΤΡΙΚΗΣ ΕΝΕΡΓΕΙΑΣΕπιλογής845
ΗΛΕΚΤΡΟΝΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝΕπιλογής845
ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝΕπιλογής845

Πληροφορίες Τάξης
ΤίτλοςΠρογραμματιζόμενα Κυκλώματα FPGA-ASIC
Ακαδημαϊκό Έτος2020 – 2021
Περίοδος ΤάξηςΕαρινή
Διδάσκοντες μέλη ΔΕΠ
Class ID
600170029

Πρόγραμμα Τάξης

Κτίριο
ΌροφοςUnknown
ΑίθουσαΕξ αποστάσεως (900)
ΗμερολόγιοThursdsay 13:00 to 16:00
Τύπος Μαθήματος 2016-2020
  • Επιστημονικής Περιοχής
Τύπος Μαθήματος 2011-2015
Ειδικού Υποβάθρου / Κορμού
Τρόπος Παράδοσης
  • Πρόσωπο με πρόσωπο
Ηλεκτρονική Διάθεση Μαθήματος
Γλώσσα Διδασκαλίας
  • Ελληνικά (Διδασκαλία, Εξέταση)
Προαπαιτήσεις
Γενικές Προαπαιτήσεις
1. Τα μαθήματα: της "Ηλεκτρονικής" και "Σχεδίασης Συστημάτων VLSI". 2. Το μάθημα "Ψηφιακά Συστήματα HW σε Χαμηλά Επίπεδα Λογικής" Ι.
Μαθησιακά Αποτελέσματα
1. Κατανόηση της τεχνολογικής ανάγκης για προγραμματιζόμενα κυκλώματα HW και HW / SW. Γνώση των διαχρονικών προσπαθειών στην εξέλιξη και τελειοποίηση των κυκλωμά-των FPGA και SoC. 2. Γνώση των γλωσσών HDL (VHDL και Verilog). 3. Σχεδίαση διατάξεων ASIC με FPGA, βάσει των γλωσσών HDL και τα αντίστοιχα τους λογι-σμικά. Πρακτική παρακολούθηση (σε πραγματικό χρόνο), της λειτουργίας των σχεδια-σμένων διατάξεων.
Γενικές Ικανότητες
  • Εφαρμογή της γνώσης στην πράξη
  • Αναζήτηση, ανάλυση και σύνθεση δεδομένων και πληροφοριών, με τη χρήση και των απαραίτητων τεχνολογιών
  • Λήψη αποφάσεων
  • Αυτόνομη εργασία
  • Ομαδική εργασία
  • Σχεδιασμός και διαχείριση έργων
  • Σεβασμός στη διαφορετικότητα και στην πολυπολιτισμικότητα
  • Σεβασμός στο φυσικό περιβάλλον
  • Επίδειξη κοινωνικής, επαγγελματικής και ηθικής υπευθυνότητας και ευαισθησίας σε θέματα φύλου
  • Άσκηση κριτικής και αυτοκριτικής
  • Προαγωγή της ελεύθερης, δημιουργικής και επαγωγικής σκέψης
Περιεχόμενο Μαθήματος
● Ιστορική αναδρομή. Κυκλώματα Generic ASIC. Κυκλώματα PAL, GAL, PLA και ο προγραμ-ματισμός τους. Παράδειγμα. Σηματοδότηση διασταύρωσης με ένα κύκλωμα PAL. Κυκλωμα-τική Μήτρα Πολλαπλών Διασυνδέσεων MAM. Αρχιτεκτονικές Intel EPLD (με κάλυψη 100 κυκλωμάτων σε ένα TTL σε ένα EPLD), και Altera APPEX, FLEX, MAX. Η αδυναμία της περε-ταίρω μεγέθυνσης των κυκλωμάτων PAL. ● Κυκλώματα CPLD. Λογισμικό για τον προγραμ-ματισμό των κυκλωμάτων CPLD των κατασκευαστών Altera και Xilinx. ● Κυκλώματα FPGA, κατηγορίες και αρχιτεκτονικές τους. Οικογένειες ALTERA και XILINX. Συστατικά κυκλώματα LUT και CLB. Αρχιτεκτονικές. Επίπεδα των προγραμματιζόμενων διασυνδέσεων. Το πρότυπο IEEE JTAG 11.49.x. για τον προγραμματισμό. Πολυστρωματικά και 3-D κυκλώματα FPGA (σημερινά μεγέθη: 4 δισ. τρανζίστορ MOSFET στα 24 nm). ● Σχεδίαση σε επίπεδο RTL (Re-gister-Transfer Level) και Γλώσσες περιγραφής Υλικού HDL (Hardware Description Langua-ges). Το ανέφικτο της σχεδίασης μεγάλων διατάξεων "με το χέρι". ● Γλώσσα VHDL. Παρά-δειγμα. Δημιουργία κώδικα VHDL απλού και MIPS μικροεπεξεργαστή. ● Γλώσσα Verilog και System Verilog. To προηγούμενο παράδειγμα με γλώσσα Verilog.● Λογισμικά XILINX-ISE. και ALTERA-Quartus και τα συνοδευόμενα προγράμματα τους. Στάδια σχεδίασης και προσομοίωσης κυκλώματος. ● οι Επεξεργαστές Λογισμικού των FPGA. NIOS II, ARM COR-TEX A-1 και Α-9, MP32 (MIPS). Αρχιτεκτονικές οικογενειών Xilinx ZYNQ και Altera Aria. ● σχεδίαση από υψηλά επίπεδα αλγοριθμικής περιγραφής. Σχεδίαση βάσει μοντέλου (Mo-del Based Design). Αλγόριθμοι με C/C++. Περιβάλλον Matlab και Simulink. Μικτές αναλογι-κές / ψηφιακές αρχιτεκτονικές. Αυτόματη μετατροπή από C/C++.σε VHDL και Verilog. Συνερ-γασία του Matlab με τα λογισμικά Xilinx/ALTERA ● Συσχεδίαση HW/SW (HW/SW codesign) μέσα από περιβάλλοντα αλγορίθμων υψηλού επιπέδου. ● Πρόσθετα θέματα και τεχνικές. Μείωση κατανάλωσης ισχύος σε διατάξεις FPGA. Μοντέλα πολλαπλών συχνοτήτων του clock. Δοκιμές βλαβών (testing) σε FPGA. Βελτιστοποίηση εμβαδού στο FPGA. Επιβεβαίωση σχεδίασης (Verification). Δοκιμές παλινδρόμησης (regression tests). Συγκερασμός/βελτιστοποίηση ταχύτητας/εμβαδού. Εργαστήριο. 1. Σχεδίαση και προγραμματισμός κυκλώματος CPLD. 2. Προγραμματισμός FPGA βάσει προτύπου IEEE JTAG 11.49.x. 3,4. Σχεδίαση και προγραμματισμός κυκλώματος FPGA με τα λογισμικά Xilinx-ISE και ALTERA Quartus. 5. Εμπεδοποίηση (embedding), μέσα από το Matlab - Simulink. προσαρμοστικού ελεγχτή VGA, με αφαίρεση κραδασμών κάμερας κατά την πορεία του αυτοκινήτου. 6. Εργασίες με εκπαιδευτικό κινητό τηλέφωνο εργαστη-ριακού πάγκου, μέσω αναπτυξιακής διάταξης ALTERA - Aria.
Τύποι Εκπαιδευτικού Υλικού
  • Σημειώσεις
  • Διαφάνειες
  • Βιντεοδιαλέξεις
  • Πολυμεσικό υλικό
  • Βιβλίο
Χρήση Τεχνολογιών Πληροφορίας και Επικοινωνιών
Χρήση Τ.Π.Ε.
  • Χρήση Τ.Π.Ε. στην Επικοινωνία με τους φοιτητές
Οργάνωση Μαθήματος
ΔραστηριότητεςΦόρτος ΕργασίαςECTSΑτομικάΟμαδικάErasmus
Διαλέξεις331,1
Εργαστηριακή Άσκηση301
Φροντιστήριο311,0
Εξετάσεις561,9
Σύνολο1505
Αξιολόγηση Φοιτητών
Περιγραφή
Γραπτή εξέταση διάρκειας 180 λεπτών
Μέθοδοι Αξιολόγησης Φοιτητών
  • Γραπτή Εργασία (Συμπερασματική)
  • Δημόσια Παρουσίαση (Συμπερασματική)
  • Γραπτή Εξέταση με Επίλυση Προβλημάτων (Συμπερασματική)
  • Εργαστηριακή Εργασία (Συμπερασματική)
Βιβλιογραφία
Βιβλιογραφία μαθήματος (Εύδοξος)
● Σ. Δοκουζγιάννη, "Προγραμματιζόμενα Κυκλώματα ASIC", πανεπιστημιακές σημειώσεις, Α.Π.Θ., 2010. και τα βιβλία από τον Ευδοξο : 1. Σουράβλας, Ρουμελιώτης, "Ψηφιακά συστήματα Μοντελοποίηση & προσομοίωση με τη γλώσσα VHDL", Εκδόσεις ΤΖΙΟΛΑ & ΥΙΟΙ Α.Ε., 2008, ISBN: 978-960-418-155-1. 2. Pedroni , "Σχεδιασμός Κυκλωμάτων με τη VHDL", Εκδόσεις Κλειδάριθμος, 2008, ISBN: 978-960-461-118-8. 3. Ashenden "Ψηφιακή Σχεδίαση με VHDL – ενσωματωμένα συστήματα με VHDL", Εκδόσεις νέων τεχνολογιών, 2010, ISBN: 978-960-6759-505. 4. Ashenden, "Digital Design: An Embedded Systems Approach Using Verilog", Morgan Kauf-mann 2007, 584 pages, ISBN-10: 0123695279. 5. Vahid, "Digital Design with RTL Design, VHDL, and Verilog", Wiley, 2010, 592 pages, ISBN-10: 0470531088.
Τελευταία Επικαιροποίηση
23-12-2015