Προγραμματιζόμενα Κυκλώματα FPGA-ASIC

Ειδικού Υποβάθρου / Κορμού

1. Κατανόηση της τεχνολογικής ανάγκης για προγραμματιζόμενα κυκλώματα HW και HW / SW. Γνώση των διαχρονικών προσπαθειών στην εξέλιξη και τελειοποίηση των κυκλωμά-των FPGA και SoC. 2. Γνώση των γλωσσών HDL (VHDL και Verilog). 3. Σχεδίαση διατάξεων ASIC με FPGA, βάσει των γλωσσών HDL και τα αντίστοιχα τους λογι-σμικά. Πρακτική παρακολούθηση (σε πραγματικό χρόνο), της λειτουργίας των σχεδια-σμένων διατάξεων.

● Ιστορική αναδρομή. Κυκλώματα Generic ASIC. Κυκλώματα PAL, GAL, PLA και ο προγραμ-ματισμός τους. Παράδειγμα. Σηματοδότηση διασταύρωσης με ένα κύκλωμα PAL. Κυκλωμα-τική Μήτρα Πολλαπλών Διασυνδέσεων MAM. Αρχιτεκτονικές Intel EPLD (με κάλυψη 100 κυκλωμάτων σε ένα TTL σε ένα EPLD), και Altera APPEX, FLEX, MAX. Η αδυναμία της περε-ταίρω μεγέθυνσης των κυκλωμάτων PAL. ● Κυκλώματα CPLD. Λογισμικό για τον προγραμ-ματισμό των κυκλωμάτων CPLD των κατασκευαστών Altera και Xilinx. ● Κυκλώματα FPGA, κατηγορίες και αρχιτεκτονικές τους. Οικογένειες ALTERA και XILINX. Συστατικά κυκλώματα LUT και CLB. Αρχιτεκτονικές. Επίπεδα των προγραμματιζόμενων διασυνδέσεων. Το πρότυπο IEEE JTAG 11.49.x. για τον προγραμματισμό. Πολυστρωματικά και 3-D κυκλώματα FPGA (σημερινά μεγέθη: 4 δισ. τρανζίστορ MOSFET στα 24 nm). ● Σχεδίαση σε επίπεδο RTL (Re-gister-Transfer Level) και Γλώσσες περιγραφής Υλικού HDL (Hardware Description Langua-ges). Το ανέφικτο της σχεδίασης μεγάλων διατάξεων "με το χέρι". ● Γλώσσα VHDL. Παρά-δειγμα. Δημιουργία κώδικα VHDL απλού και MIPS μικροεπεξεργαστή. ● Γλώσσα Verilog και System Verilog. To προηγούμενο παράδειγμα με γλώσσα Verilog.● Λογισμικά XILINX-ISE. και ALTERA-Quartus και τα συνοδευόμενα προγράμματα τους. Στάδια σχεδίασης και προσομοίωσης κυκλώματος. ● οι Επεξεργαστές Λογισμικού των FPGA. NIOS II, ARM COR-TEX A-1 και Α-9, MP32 (MIPS). Αρχιτεκτονικές οικογενειών Xilinx ZYNQ και Altera Aria. ● σχεδίαση από υψηλά επίπεδα αλγοριθμικής περιγραφής. Σχεδίαση βάσει μοντέλου (Mo-del Based Design). Αλγόριθμοι με C/C++. Περιβάλλον Matlab και Simulink. Μικτές αναλογι-κές / ψηφιακές αρχιτεκτονικές. Αυτόματη μετατροπή από C/C++.σε VHDL και Verilog. Συνερ-γασία του Matlab με τα λογισμικά Xilinx/ALTERA ● Συσχεδίαση HW/SW (HW/SW codesign) μέσα από περιβάλλοντα αλγορίθμων υψηλού επιπέδου. ● Πρόσθετα θέματα και τεχνικές. Μείωση κατανάλωσης ισχύος σε διατάξεις FPGA. Μοντέλα πολλαπλών συχνοτήτων του clock. Δοκιμές βλαβών (testing) σε FPGA. Βελτιστοποίηση εμβαδού στο FPGA. Επιβεβαίωση σχεδίασης (Verification). Δοκιμές παλινδρόμησης (regression tests). Συγκερασμός/βελτιστοποίηση ταχύτητας/εμβαδού. Εργαστήριο. 1. Σχεδίαση και προγραμματισμός κυκλώματος CPLD. 2. Προγραμματισμός FPGA βάσει προτύπου IEEE JTAG 11.49.x. 3,4. Σχεδίαση και προγραμματισμός κυκλώματος FPGA με τα λογισμικά Xilinx-ISE και ALTERA Quartus. 5. Εμπεδοποίηση (embedding), μέσα από το Matlab - Simulink. προσαρμοστικού ελεγχτή VGA, με αφαίρεση κραδασμών κάμερας κατά την πορεία του αυτοκινήτου. 6. Εργασίες με εκπαιδευτικό κινητό τηλέφωνο εργαστη-ριακού πάγκου, μέσω αναπτυξιακής διάταξης ALTERA - Aria.

23-12-2015